一文读懂低输入偏置电流运放

提到精密运放，人们首先想到的通常是低失调、低噪声和低温漂。但在光电检测、电化学分析、高阻传感器和数据采集系统中，还有一个很容易被忽略的指标——输入偏置电流，英文简称 I_B。

它可能只有纳安、皮安，甚至飞安级，看上去微不足道；但只要信号源阻抗足够高，这股“小电流”就可能变成毫伏级误差，甚至让电路直接饱和。那么，什么是低 I_B 运放？哪些应用真正需要它？ADI 又提供了哪些不同类型的产品？

理想运放的输入阻抗无限大，因此输入端不吸收任何电流。实际器件的输入晶体管需要建立工作状态，输入保护结构、封装和芯片内部也会存在漏电，因此两个输入端都会有微小电流。

一般用两个参数描述：

其中 I_B 是两个输入端偏置电流绝对值的平均值。

两个输入端电流之差则称为输入失调电流 I_OS：

为什么 I_B 值得关注？因为它流过信号源阻抗后会产生额外电压：

假设一个传感器的等效输出阻抗为 10MΩ，所用放大器的 I_B 为 1nA，则输入误差约为：

如果被测信号本身只有几毫伏，这个误差显然无法接受。

若把 I_B 降低到 1pA，误差便下降至 10μV；若进一步降低到 10fA，理论误差只有 0.1μV。因此，信号源阻抗越高，低 I_B 的价值越明显。

前文介绍了输入偏置电流的定义，但要真正理解 I_B 的来源，还需要进一步观察运放的内部结构。

下图是一种典型双极型运放的简化电路。整个运放大致可以分为输入级、第二增益级和输出级三个部分。其中，与输入偏置电流直接相关的是左侧由 Q1 和 Q2 构成的差分输入级。

需要说明的是，该图属于原理性简化模型，不同运放的内部电路会有所差异，但其基本工作思路具有代表性。

图中的 V_N 和 V_P 分别对应运放的反相输入端与同相输入端。Q1 和 Q2 组成差分输入对，用来比较两个输入端的电压差：

• 当 V_N 与 V_P 相等时，Q1 和 Q2 的集电极电流大致相等；
• 当两个输入端出现电压差时，输入级的电流会在 Q1 与 Q2 之间重新分配；
• 这一电流差经过后续电路放大，最终转换为输出电压。

因此，运放并不是直接“读取”输入电压，而是由输入晶体管把微小的差分电压转换为电流变化，再交给后续增益级处理。

Q1 和 Q2 是双极型晶体管。双极型晶体管要产生集电极电流，就必须有一小部分电流流经基极。

其关系可以近似表示为：

其中：

• I_B 为晶体管的基极电流；
• I_C 为集电极电流；
• β 为晶体管的直流电流增益。

例如，若输入晶体管的集电极电流为 100μA，电流增益 β 为 100，则其基极电流约为：

对运放外部电路而言，这部分基极电流必须经由 V_N 和 V_P 输入端获得，或者从输入端流出。因此，从外部看，运放的两个输入端就存在微小的直流电流，即图中的 I_e 和 I_P。这正是双极型输入运放产生输入偏置电流的主要原因。

需要注意的是，输入电流的实际方向取决于输入晶体管类型及内部电路结构，既可能流入运放，也可能从运放流出。数据手册中的正负号和测试条件应结合具体器件理解。

理想情况下，Q1 和 Q2 应当完全一致，因此两个输入端的基极电流也应该相等。但实际制造中，两只晶体管的电流增益、尺寸、温度和漏电特性不可能完全相同，所以：

通常将两端偏置电流绝对值的平均值定义为输入偏置电流：

将两端偏置电流之差定义为输入失调电流：

I_B 反映两个输入端平均需要多少直流电流，I_OS 则反映两端电流的匹配程度。

即使通过设置相同的输入等效电阻，使两个输入端由 I_B 产生的压降基本相等，I_B+ 与 I_B− 的差异仍会留下残余误差。因此，精密电路既要关注 I_B，也要关注 I_OS。

输入级下方的 Q3 和 Q4 构成有源负载或电流镜电路。其主要任务是处理 Q1、Q2 产生的差分电流，并把双端差分信号转换为适合下一级放大的单端电流 I_OUT1。

简单来说，其信号处理过程是：

输入电压差 → Q1/Q2 电流差 → Q3/Q4 电流镜 → 单端电流信号

Q3 和 Q4 并不是外部输入偏置电流的直接来源，但它们的匹配程度会影响运放的输入失调、开环增益和共模抑制能力。

图2 中的 Q5 构成第二增益级。输入级输出的电流变化在这里被进一步转换和放大，产生较大的内部电压摆幅。

CC 是内部补偿电容，通常利用米勒补偿来建立一个主极点，使运放在闭环工作时保持稳定。它会影响运放的增益带宽、压摆率和瞬态响应，但不是产生输入偏置电流的主要原因。

右侧 Q6 和 Q7 构成推挽输出级：

• Q6 主要负责向负载提供电流，即 sourcing；
• Q7 主要负责从负载吸收电流，即 sinking；
• D1、D2 用于建立适当的静态偏置，降低输出级的交越失真。

前面的输入级和增益级主要负责获得较高的电压增益，而输出级则负责降低输出阻抗，为外部负载提供足够电流。

因此，整张图可以概括为：

差分输入级比较电压 → 电流镜转换信号 → 第二级提供电压增益 → 输出级驱动负载

输入偏置电流必须流过信号源的等效输出阻抗，因此会产生额外电压：

例如，输入偏置电流为 1nA，传感器等效输出阻抗为 10MΩ，则误差为：

如果两个输入端的等效源阻抗分别为 R_S+ 和 R_S-，则由偏置电流产生的差分误差可以近似表示为：

由此可以看出：

• 源阻抗越高，I_B 造成的误差越大；
• 两个输入端的源阻抗越不匹配，偏置误差越难相互抵消；
• I_OS 越大，即使两侧电阻相等，残余误差也可能越明显。

从前面的双极型运放内部结构可以看出，Q1 和 Q2 必须获得一定的基极电流，才能建立集电极电流并完成差分放大。也就是说，对于双极型输入级而言，输入偏置电流并不完全是非理想因素，而是输入晶体管维持正常工作所需电流的一部分。

基极电流与集电极电流之间近似满足：

其中，I_C 为输入晶体管的集电极电流，β 为其直流电流增益。因此，只要输入级存在静态工作电流，运放输入端通常就需要提供相应的基极电流。

FET 输入级的工作方式则不同。FET 利用栅极电压形成电场，并通过电场控制沟道电流，不需要像双极型晶体管那样持续提供基极电流。其栅极与导电沟道之间具有很高的直流阻抗，因此理想情况下，流入栅极的直流电流接近于零。

这就是 FET 输入运放通常具有更低输入偏置电流的根本原因：

• 双极型输入级的 I_B 主要来自晶体管正常工作所需的基极电流；
• FET 输入级几乎不需要直流栅极驱动电流，因此 I_B 主要由各种非理想漏电流决定。

当然，实际 FET 运放的输入偏置电流并不为零。运放输入端除了连接 FET 栅极，还连接着 ESD 保护单元、过压钳位结构和其他辅助电路。这些结构存在微小漏电，再加上晶体管本身、芯片封装以及 PCB 表面的漏电，共同构成了实际测得的 I_B。这些漏电路径主要包括：

很多低 I_B 运放采用 CMOS 输入结构。为了让输入共模电压尽可能覆盖正、负电源轨，轨到轨输入运放通常会同时设置 PMOS 和 NMOS 两组输入差分对。其中，PMOS 输入级主要负责靠近负电源轨的输入范围，NMOS 输入级主要负责靠近正电源轨的输入范围。两组输入级共同工作，使运放能够获得更宽的输入共模范围。但从一组输入级切换到另一组输入级时，会经过一个过渡区域，即下图 (图5) 中所示的“Transition Region”。

当输入共模电压位于较低区域时，主要由 PMOS 输入级工作；随着输入电压升高，NMOS 输入级逐渐导通。在中间的过渡区域内，PMOS 与 NMOS 两组输入级可能同时参与信号处理，随后再由 NMOS 输入级完全接管。

理想情况下，两组输入级应具有完全相同的电气特性，切换过程也应当无缝完成。但实际的 PMOS 和 NMOS 器件在输入失调电压、跨导、噪声、输入偏置电流及温度特性等方面无法做到完全一致。

因此，当输入共模电压经过过渡区域时，运放的等效输入失调电压可能出现明显变化。该误差经过闭环电路放大后，会在输出波形上表现为小台阶、折点、毛刺或斜率变化，这种现象被称为输入级交越失真。

输出端的交越误差可以近似表示为：

输出交越误差 ≈ 输入失调电压变化量 × 噪声增益

例如，PMOS 和 NMOS 输入级切换时，等效输入失调电压发生了 50μV 的变化，而电路的噪声增益为 100，那么输出端就可能产生约 5mV 的误差。

这也说明，“轨到轨输入”只表示器件能够接受更宽的输入共模电压，并不代表失调电压、I_B、噪声和线性度在整个输入范围内都保持不变。

当输入信号经过 PMOS 与 NMOS 输入级的过渡区域时，运放的失调电压、输入偏置电流和噪声等参数可能发生变化，并在输出端表现为台阶、拐点或谐波失真。其影响与应对方法如下：

如果输入信号始终位于 PMOS 或 NMOS 输入级单独工作的区域，交越失真通常较小；如果信号反复经过过渡区，则需要重点评估。

不同产品的过渡区位置和失真程度并不相同，最终应以具体器件的数据手册和实测结果为准。

低 I_B 运放的选型不能只比较输入偏置电流，还需要结合信号源阻抗、带宽、噪声、输入共模范围和实际工作环境综合判断。

根据不同应用的侧重点，可以进一步匹配相应的 ADI 产品：

前文介绍了输入偏置电流的来源，以及低 I_B 运放在高阻传感器和微弱电流测量中的价值。但在实际应用中，仅仅降低 I_B 并不足以构成一个优秀的模拟前端。对于电子测试测量、科学仪器、半导体测试和数据采集系统，运放还需要兼顾噪声、带宽、输入电容、建立时间、共模输入范围及过载恢复能力。

ADA4620 正是面向这些综合需求设计的一款 36V、低噪声、超精密JFET输入运放。它并非单纯追求最低 I_B，而是希望在高输入阻抗、精密直流性能和高速动态响应之间取得平衡。

下图 (图10) 对比了 ADA4620 与竞品在高共模电压下的过载恢复与鲁棒性。在 ±5V 供电、100kHz、2Vpp 正弦波 (共模电压 +2V)测试下，竞品仅在共模低于 3.5V 时正常，进入高共模区域后输出严重失真；而 ADA4620 仍保持完美的信号跟随，无失真。这一特性对输入信号随机且幅度较大的电子测试测量 (ETM) 和科学仪器 (SCI) 应用至关重要。

如测试搭建源表输入进行仿真：

精密高阻前端通常需要使用二极管限制异常输入，但普通保护二极管在反向偏置下存在漏电。假设保护器件产生 100pA 漏电，流过 1MΩ 等效源阻抗后便会产生 100μV 误差，足以破坏高精度测量系统的精度。

解决这一矛盾的方法之一是自举保护。其基本思想是利用 ADA4620 等低 I_B JFET 输入放大器构成电压跟随器，再用跟随输出驱动保护器件的参考端。正常工作时，跟随输出 V_BOOT 与测量节点 V_IN 近似相等，因此保护器件两端电压接近零：

保护器件不再长期承受数伏的反向偏置，其漏电流可以显著降低。同时，V_BOOT 还可以驱动 PCB 保护环，使敏感节点周围的铜箔与输入保持近似等电位，从而减少板面污染和湿气造成的漏电。

当输入出现快速过压、缓冲器来不及跟随或输出达到摆幅极限时，保护器件两端的压差增加并开始导通，配合串联限流电阻限制流入敏感节点的故障电流。

需要强调的是，自举结构主要减小正常工作状态下的漏电，并限制输入与缓冲输出之间的差分电压。它不能代替完整的共模过压保护。实际系统仍需通过高耐压串联电阻、前级粗保护和掉电保护，将故障电流控制在运放及外部钳位器件允许的范围内。

本文主要介绍了低输入偏置电流运放的 I_B /I_OS​ 来源、高源阻抗误差、FET 与双极输入差异、轨到轨交越失真及选型要点，并以 ADA4620 说明高阻精密前端的设计与保护。欲了解关于更多 ADI 相关方案或技术信息，请与骏龙科技当地的办事处联系或点击下方「联系我们」，提交您的需求，骏龙科技公司愿意为您提供更详细的技术解答。